KOREAN PATENT ABSTRACT (KR)

PUBLICATION

(51) IPC Code: H01L 25/00

(11) Publication No.: P2001-0090354

(43) Publication Date: 18 October 2001

(21) Application No.: 10-2000-7003149

(22) Application Date: 24 March 2000

(71) Applicant:

KABUSIKIGAISHA HITACHISEISAKUSHO 6-banchi, 4-chome, Gandathrugadai, Chiyodaku, Tokyo, Japan

(72) Inventor:

EGUJISHUJI NAKAIAKIRA AKAHOSHIHARUO UENODAKUMI SATODOSHIYA OKINOMASAHIKO NISHIMURAASAO ANJOLEEJIRO DANAKAHIDEKI

(54) Title of the Invention:

Semiconductor module and mounting method thereof

Abstract:

Provided are a semiconductor module and a mounting method thereof. A multi-chip module is configured such that a plurality of bare chips or packaged semiconductor chips are mounted on one substrate and upper surfaces of the semiconductor chips are covered with one heat radiating plate. The chips covered by the substrate and the heat radiating plate are filled around with resin. Since the semiconductor chips are connected to one another through the resin, although a stress is applied to any chip, the stress is dispersed, thereby preventing a crack from developing on the chips or the heat radiating plate. Furthermore, since the semiconductor chips and the heat radiating plate are bonded to each other using the resin, even though the size of the chips is varied, the heat radiating plate and the chips can be bonded easily. In addition, the bonding between the chips and the heat radiating plate can be conducted through a sinele process.

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl. 7	(11) 공개번호 복2001-0090354
H01L 25/00	(43) 공개일자 2001년 10월 18일
(21) 출원번호	10-2000-7003149
(22) 출원일자	2000년03월24일 2000년03월24일
번역문제출일자 (86) 국제출원번호	2000년03월24월 PCT/JP1999/01558 (87) 국제공개번호 W0 2000/59036
(86) 국제출원출원일자	1999년03월26일 (87) 국제공개일자 2000년10월05일
(81) 지정국	국내특허 : 일본 대한민국 싱가포르 미국 EP 유럽특허 : 오스트리아
	벨기에 스위스 사이프러스 독일 덴마크 스페인 핀랜드 프랑스 영국 그리스 아일랜드 이탈리아 룩셈부르크 모나코 네덜란드 포르투랑 스
	웨덴
(71) 출원인	가부시키가이샤 하타치세이사쿠쇼
(72) 발명자	일본 도쿄토 치요다쿠 간다스루가다이 4쪼메 6반치 에구짜슈자
	일본319-1221이바라까껭하타치시오미까쪼7쪼메1-1가부시키가이사하타치세이 사쿠쇼하타치겐큐쇼내
	나가이아까라
	일본319-1221이바라끼껭하타치시오마까쪼7쪼메1-1가부사키가이샤하타치세이 사쿠쇼하타치겐큐쇼내
	아까호시하루오
	일본319-1221이바라끼껭하타치시오미까쪼7쪼메1-1가부시키가이샤하타치세이 사쿠쇼하타치겐큐쇼내
	우에노다꾸미
	일본319-1221이바라끼껭하타치시오미까쪼7쪼메1~1가부시키가이샤하타치세이 사쿠쇼하타치겐큐쇼내
	사또도시야
	일본319~1221이바라끼챙히타치시오에까쪼7쪼메1~1가부시키가이샤히타치세이 사쿠쇼히타치겐큐쇼내
	오기노마사히꼬
	일본319~1221이바라까껭하타치시오마까쪼7쪼메1~1가부시키가이샤하타치세이 사쿠쇼하타치겐큐쇼내
	니시무라아사오
	일본187~0022도꾜도고다이라시죠스이혼쪼5쪼메20~1가부시키가이샤히타치세 이사쿠쇼한도따이지교부내
	안조이찌로
	일본187~0022도꾜도고다이라시죠스이혼쪼5쪼메20~1가부시키가이샤히타치세 이사쿠쇼한도따아지교부내
	다나까히데끼
	일본187~0022도꾜도고다이라시죠스이홍쪼5쪼메20~1가부시키가이샤히단치세 이사쿠쇼한도따이지교부내
. (74) 대라인	장수길, 주성민
심사청구 : 있음	
(54) 반도체 모듈 및 :	그 실장 방법

(54) 반도체 모듈 및 그 실장 방법

છા મા મ

기술분야

본 병명은, 배어 침 또는 패키징된 반도체 칩을 배선 기판에 탑재하고, 반도체 칩의 상면에 방멸판을 설 치하고, 배선 기판과 방열판에 의해 협지된 반도체 칩의 주위에 수지를 충전하여 이루어지는 반도체 모 들 및 그 실장 방법에 관간 것이다. 본 발명은 목히, 1장의 배선 기판 상에 북수개의 반도체 칩을 탑재한 멀티·칩 모듈 및 그 실장 방법에 관한 것이다.

HI2114

반도체 모듈은, 매스널 컴퓨터, 서버, 대형 컴퓨터 등의 전자 기기에 있어서의 그속 혹은 고접적 메모리 로서 사용되어 있다. 이를 전자 기기는, 소형화, 박형화, 고속화 및 고접적화되는 경향에 있다. 이들 에 따라, 반도체 모듈에서도, 고일도 실장, 혐피치 '다린 접속, 저노이즈화 및 제절자원화가 요구되어 있다.

이러한 배경으로부터, 역수의 해야 참 또는 참고 가의 동물한 사이즈를 갖는 참 사이즈(또는 참 스케 일) 폐회지(이하 SC와 라)를 해선 기관에 실강하여, 실강 일도를 높이는 일이 행해지고 있다. 또한, 복수의 배어 참 또는 CSP를 기관에 실강한 후, 참의 배면에 방일관을 감착하고, 지절지정화를 도오라는 일이 해최지고 있다.

일에로서 미국 특히 제5,724,729호 영세서에는, 한 장의 배선 기판 상에 복수개의 반도체 침을 탑재하고, 반도체 집의 배면에 방열 갭을 설치하고, 반도체 칩과 방열 갭을 열전도성 정착제에 의해서 접착한 구조의 영단 : 최 당등에 C 자시되어 있다.

또한 일본 특허 공개 소63-29563호 공보에는, 품립 청음 병프 전국을 가쳐 일라이트 기관에 페이스 다운 본당하고, 흥럽 칩 성면에 열전도성이 우수한 탄화 실리콘 기판을 남맹 재료를 이용하여 접착하고, 열리 이트 기판과 탄화 실리콘 기판 사이에 애유시 수지를 충전한 구조의 반도체 정치가 도시되어 있다. 단한, 성기 반도체 정치 복수개를 한 경의 기판 성에 탑재하고, 복수개의 상기 반도체 장치의 상부를 덮도 목 하들 성금을 성치하고, 히트 성금와 각반도체 장치를 빗살 모양의 전열 투재를 이용하여 접속한 구조 의 멀티·칩 모듈이 도시되어 있다.

그러나, 본 발명자들의 경토에 따르면, 상기 종래 기술에는, 이하에 서술하는 바와 같이 몇 가지 문제정 이 있다.

우선, 미국 특허 제5,724,729호 명세서에 기재된 열티·칩 모듈에서는, 칩과 칩 사이가공극으로 되어 있 기 때문에, 칩에 가해지는 용력이 본선되지 않는다. 이 때문에, 어느 칩에 움력이 가해진 때에, 음력이 가해진 칩과 발일 갠 집합 단면에 크락에 생기기 싫다. 또한, 칩을 배션 기관에 접속하고 있는 병교 전 국의 주위에 던던 필 수지가 충전되어 있지 않기 때문에, 병프 전국이 산화되기 성고, 더구나 칩에 발생 하는 절이 배션 기판속으로 자연되기 어렵다.

일본 특히 공개 소요~2553호 권보에 기재된 업티 ·집 모듈에 있어서는, 목수개의 반도체 중치가 전달 부재를 가쳐 되도 실크에 기계적으로 고착되어 있기 때문에, 반도체 경기의 크기에 반응이 있었던 경우 대, 히를 싱크가 기용어져 버려 고착하기 어렵다. 일본 특히 공개 622563호 공보에 기재된 필요에 서는, 전을 부재를 빗살 오망으로 하고 있기 때문에, 반도체 경치의 크스스 선택등이 있더라도, 이로 등 성크가 기용어지기 어렵지만, 빗살 모양으로 받으로써 구조가 복잡하게 되었다. 부지상 수지 사이에 이 기재된 말형에서는, 각 반도체 경지의 공연에 수지가 동도되어 있기는 하지만, 수지와 수지 사이행 공극이 있기 때문에, 그 공극에 수분이 천압하거나 혹은 수분의 결혼가 생기가 하고, 수지와 1절을 될 점인 열차가 생기가 살고, 수지의 1절을 될 점인 열차가 생기가 살고, 수지의 1절을 될 점인 열차가 생기가 살고,

임단·경 모듈에 있어서, 반도체 칭과 해선 기판 사이에 언더 필 수지를 충전하는 것은, 일본 특허 공개 평7-86492호, 골보에 기계되어 있는 바와 같이 주지이다. 그러나, 일본 통하 골개 평7-86492호 공보에는 방울판을 설치하는 것까지는 기체되어 있지 않고, 건호한 문제결을 해결하는 한토가 되지 않는다.

본 방명의 목적은, 베이 칩 또는 패키징된 반도채 집의 복수개를 한 장의 배선 기판 상에 탑재하고, 복 수개일 성기 반도체 칩을 한 강의 방일관으로 없어, 각반도체 칩과 성기 방열만을 열전도 가능하게 집합 한 구조를 갖는 반도체 모듈 및 그 실장 방법에 있어서, 개개의 반도체 칩에 가해지는 응력이 문자 어, 집과 방열관이 전열 부재를 이용하는 일 없이 집합되도록 한 반도체 모듈 및 그 실장 방법을 제공하 는 것에 있다.

본 발명의 다른 목적은, 퇴수개의 반도체 칩이 궁속 방프를 이용하여 한 장의 배선 기관에 접속되어, 삼 기 반도체 집의 배면에 한 장의 방렬판를 배치된 구조를 갖는 반도제 모듈 및 그 실장 방법에 있어서, 반도체 칩과 배선 기판 간국이 언더 필수지로 채워지고, 반도체 칩과 방열판이 전열 부재를 이용하는 없이 집합되어, 개개의 칩에 가해지는 응력이 분신되도록 한 반도체 모듈 및 그 실장 방법을 제공하는 데 있다.

발명의 상세한 설명

본 발명의 제1실시 태양은, 배어 칩 또는 패키징된 반도채 칩의 복수개가 한 장의 배선 기판 상에 탑재되어, 복수개의 상기 반도체 참상에 한 장의 방열판이 배치된 구조를 갖는 반도채 구둘에서, 상기 배선 기만과 성기 방일판에 의해 현지된 복수개의 성기 반도채 십의 주위가 수지로 채워지고, 상기 반도체 참 과 상기 반도체 칩이 상기 수지를 거쳐 연결되고 있는 것을 목장으로 하는 반도체 모듈에 있다.

배어 집 또는 패키징틴 반도체 침물 배선 기판에 탑재하는 방법에는, 반도체 칩의 회로가 형성된 면을 아래쪽으로 하고, 상기 회로 형성면을 배선 기판에 대항시켜 탑재하는 방법과, 회로 형성면을 위쪽으로 하여 회로 배형성면을 배선 기판과 대항시켜 탑재하는 방법이 있다. 반도체 침의 회로 형성면을 하향으로 하여 배선 기판에 접속하는 방식, 즉 페이스 다운 본당 방식의 반도체 모듈에서는, 반도체 집의 회로 형성면에 성치던 패드와 배선 기판에 합의가 금속 범포를 가져 접속된다. 한편, 반도체 집의 회로 형성 형성면에 성치던 패드와 배선 기판에 탑재하는 방식 즉 페이스 입 본당 방식의 반도체 모듈에서는, 반도체 집의 회로 비형성만이 배선 기판에 탑재하는 방식 즉 페이스 입 본당 방식의 반도체 집의 회로 형성 원의 회로 비형성만이 배선 기판에 합작제를 이용하여 접함되어, 반도체 집의 회로 형성면에 설치된 패 드와 배선 기판의 패드가 금속 앞이어 본당된다. 어기서, 패드라 입출력 단자를 알라는 것이다. 건국 전국 단자 혹은 단순히 단자라고 불리우는 일도 있다.

따라서, 본 발명의 제2 실시 태양은. 베어 칩과 패키징된 반도체 칩에서 선택된 한편의 반도체 칩의 복 수개가 회로 형성면을 잃으로 항해서 금속 범포에 의해 한 장의 배선 기판에 전기적으로 접속되어, 심기 반도채 칩의 회로 비형성면의 상부에 한 장의 방울판이 배치된 구조룹 갖는 반도체 모급에서, 심기 배선 기판과 심기 반도체 칩 사이의 간국, 심기 반도체 칩과 상기 방물판 사이 및 삼기 방도체 칩과 성기 방지 단체 칩 사이에 주기가 충전되고, 상기 반도체 칩과 상기 방멸판이 성기 수지에 의해서 집합되어, 상기 반도체 칩과 상기 반도체 칩이 상기 수지에 의해서 연결되어 있는 것을 특징으로 하는 반도체 모듈에 있

트 방명의 제3 실시 대방은, 복수기의 베어 칩 또는 패키징턴 복수개의 반도체 침의 최로 비행성면이 한 장의 배선 기반에 참작되어, 상기 반도체 협의 최로 행성면 측에 한 경의 방멸만이 배치되어, 상기 발로 형성면에 설치된 패드와 상기 배선 기관의 패드가 금속 영이어 본당되어 있는 반드체 오름에서, 상기 반 도체 집과 상기 방렵판 사이왕 복수기의 상기 반도체 집의 사이에 수지가 충전되어, 상기 주지에 의해서 상기 반도체 집과 성기 방염판이 전화되어, 상기 반도체 집과 상기 반도체 집이 연결되고 있는 것들

뿐 발양에 의한 반도체 모듈의 제조에서는, 반도체 칩과 방일판을 일전도성을 갖는 접착제를 이용하여 접착하더라도 좋다. 또한, 반도체 칩의 희로 형성인을 위쪽으로 하고, 배선 기판과 금속 와이어 본당하는 방식의 반도체 모듈에서는, 금속 와이어가 방일판에 의해서 먹지로 없애지 않도록 하기위해서, 방일 판과 반도체 칩 사이 혹은 병일판과 배선 기판 사이에 스페이서를 설치하더라도 좋다

따라서, 본 발명의 다른 실시 단양은, 베어 칩 또는 패키징된 반도체 칩의 복수개가 한 장의 태선 기판 에 함께되어, 복수게임 상기 반도체 칩의 상면에 한 경의 방말만이 배지된 구조를 갖는 반도체 모듈에 서, 상기 반도제 칩과 상기 방끝판 사이에 집착체종을 지니고, 상기 배선 기판과 상기 방문관에 의침 지된 성기 반도체 칩과 상기 방문한 사이를 충전되어, 상기 수지에 의해서 상기 반도체 침과 상기 반도제 칩 이 연결되어 있는 것을 촉진으로 하는 반도체 모듈에 있다

또 다른 실시 태양은, 베이 참 또는 패키정된 반도제 집의 복수개가 최로 형성면을 위쪽에 향해서 테션 기판에 탑재되고, 상기 반도체 집과 상기 배선 기판이 관속 있어야 본당되고, 복수개의 싱기 반도제 함의 의 료로 형성인의 위에 한 장의 방울판이 배치된 구조를 갖는 반도체 모함에서, 복수개의 싱기 바도체 참과 상기 방법판 사이에 금속 있어야 보충을 소페이셔를 가내고, 상기 방문판과 상기 배도체 참과 상기 방법판 사이에 금속 있어야 보충을 소페이셔를 가내고, 상기 방문판과 상기 배선 기판에 의해 합지된 반도체 집의 주위에 수지가 충전되고, 상기 반도체 침과 상기 반도체 집이 상기 수지에 의해서 연절되어 있는 것을 목정으로 하는 반도체 모험에 있다.

또 다른 심시 되었음. 베어 칩 또는 빨기정된 반도채 칩 복수개기 최로 형성면을 위쪽으로 하여 해선 기 만에 탑돼되고, 삼기 반도체 집과 삼기 배선 기판이 글속 오이며 본당되고, 복수개의 소기 반도체 회의 회로 형성면의 위에 한 점의 병원판이 배치된 반도체 모듈에 있어서, 삼기 배선 기판과 삼기 병원판 서 이에 글속 맞이어 보호용 스페이서를 갖고, 심기 병원판과 삼기 배선 기판과 암기 병원판 서 하이에 글속 맞이어 보호용 스페인서를 갖고, 심기 병원판과 삼기 배선 기판에 의해 되면 반도체 참의 주위가 수지에 의해서 채워지고, 삼기 반도체 취과 삼기 반도체 참이 삼기 수지에 의해서 연결되어 있는 것을 특정으로 하는 반도체 모듈에 있다.

본 방명의 반도채 도쿄은, 복수개의 상기 반도체 침을 배선 기관에 참재한 후, 방원판을 배치하고 상 비선 기관에 함께 하기 방면관 시이에 수기를 주입하는 함인으로서 쓰는 장면 문이 수기 방면관 시이에 수기를 주입하는 함인으로서 쓰는 이를 들던 반도체 집의 상업에 수지의 덩이리를 두고, 그 위에 방안되을 쓰우고, 배선 기관과 방문자의 이를 하는 막밥을 작용할 수 있다. 또한, 배선 기관과 방원관과 반도체 감동 급명보에 넣고, 본전소의 문제 문제 소설을 해 있다는 것을 하는 방법을 작용할 수 있다. 또한, 배선 기관과 방원관과 반도체 감동 급명보에 넣고, 본전소의 문제 문제 보다 및 생명관과 반도체 감동 급명보에 넣고, 본전소의 문제 문제 보다 방문과 사업에 수지를 급용 내계 주입하는 방법을 작용할 수 있다. 또한, 배선 기관과 방문 사업 등 생명 수 있다. 또한, 배선 기관을 하는 방법을 작용할 수 있다. 또한, 배선 기관을 하는 방법을 작용한 수 있다. 생각 기관하여 수지를 응용 축은 함께 유통시키고, 반도체 참의 주위에 충전하는 방법을 작용할 수 있다.

본 발명의 다른 실시 태양은, 후술하는 실시예의 설명에 의해, 더욱 영료해질 것이다.

본 발명에서는, 반도체 칩은 배어 칩 또는 패키징된 반도체 칩에서 선택된다. 베어 칩은, 한쪽 연예 회 로가 형성되어 있고, 또 패드, 단자, 전극 축은 전국 단자 등으로 청해지는 입출력 단자를 갖는다. 입 출력 단자는 회로 형성면 축에 싫지되는 일이 많다.

패키경된 반도체 집에는, 예를 들면 (SP가 있다. C S P의 일레는 일본 특히 공개 평9-32/1094호 공보에 기재되어 있다. 승기 공보에는 집의 회복 현성인 축에 중력 운송충을 가쳐 배선 테이프를 배치하고, 배선 테이프와 집의 패드를 전기적으로 접속하고, 이 접속부를 수지로 평하고, 배선 테이프에 급속 법포를 출처한 것이 도시되어 있다. 이 구조의 (SP는 본 발생인로 인용하는 데 점합하다. 패키경은 반도체 집에는 CSP 이외에 SOI(스를 아온건이 나라는 지배기지), TSOP(트엔 스용 아웃라면 패키지), TOP(테이프에 그속 개의 패키지) 된 있다. 이 구조의 (사용할 수 있다.

또, 본 밤영에서는, 특히 안되는 것이 아닌 한, 베이 칩 및 패키징된 반도체 칩의 양방을 포함해서 반도 채 집이라고 정한다. 또, 본 발영에 있어서, 실경이라 함은, 현일로는 배선 기판 상에 반도체 집을 담 재하여 전기적으로 접속하는 기술을 의미하고, 광의로는 그 후에 다시 방말관을 접합하는 기술 혹은 수 지를 주입하는 기술을 의미한다. 또, 본 발명에서 칭하고 있는 금속 병포와 중래 기술에 기재된 병포 전국은 동일한 것이다.

본 방명의 반도채 모듈은, 반도체 칩과 반도체 칩이 수지로 연결되어 있기 때문에, 어느 칩에 응력이 가 해지더라도, 그 응곡이 수지를 가져 차방으로 분산된다. 따라서, 칩이나 방일판에 크럭이 생길 우리는 작다. 또한, 반도체 집과 방질판 접확이 수지에 의해서 이루어지고 있기 때문에, 전절 부자를 배치했음 때와 같이 히트 심크족 방평판이 기울어지는 일은 적다. 또, 칩과 배선 기판 사이에 금속 범프가 있는 구조의 반도체 모듈에서는, 반도체 칩과 배선 기판 사이에 수지가 충전되기 때문에, 칩으로부터 배선 기 판에의 열전도성이 줄어지며, 게다가 금속 캠프가 산화되기 어렵다는 효과가 있다. 수지는, 칩의 보호 및 모듈의 골곡 방지의 역할도 한다.

또, 반도체 칩음 기판과 방열판 사이에 혐지하고, 칩의 주위에 수지를 몰드한 구조의 반도체 장치가, 일 본 특히 공개 펌7-11278호 공보 및 일본 특히 공개 펌9-17827호 공보에 기재되어 있지만, 멀티·칩 모듈 을 조립하는 것까지는 기재되어 있지 않다.

배선 기판과 방열판에 의해 힘지면 반도개 참의 주위에 충전되는 수지는, 줄은 공간에 충전되기 때문 에, 유통성이 좋은 것은 물론이지만, 그 밖에 반도개 참의 열을 배선 기판 및 방열판으로 일어내는 역할 도 하기 때문에, 물전도성이 우수한 것이 바람격하다. 구개적으로는, 수지의 물전도용은 0.5-3.5 W/m · 단에서의 병위에 있는 것이 바람직하다. 수지의 물전도등이 0.5 W/m · 단미만이면, 방멸 효과가 모자 라고, 반대로 끌전도움이 3.5 W/m · 간을 넘으면, 끌전도성 필건을 배환하여 끌전도성을 부여하는 타입의 수지의 경우에, 필적의 왕이 없어져, 수지의 유통성이 자취하고, 공국이나 충제 문항이 생기가 쉬다

열경화성 수지는 작합한 수지의 하나이다. 열경화성 수지를 이용하면, 성형 기용시에 수지 정도가 대 축 자하되므로, 공국 없이 충전할 수 있고, 또한 수지의 박이도 생기기 이라워진다. 명기소항 수지는, 충전시의 저정도됐아 냉각 후의 수지 조성물의 내염성이 양립하지않기 때문에, 알기소항 수지를, 세용 는 경우에는, 열점화 우지 생전을 섞어 이용하는 것이 배탁하하다. 열가스선 수지 중에 임경화성 수지 를 함유함으로써 성할 후의 가열 경향에 의해 열가소성 수지 중에 3차원 그룹 는 구조가 도입되어 소 를 함유함으로써 성할 후의 가열 경향에 의해 열가소성 수지 중에 3차원 그룹 는 구조가 도입되어 소 이 그를 눈 성호 참임 구조(Interponditating polymer network 구조)를 갖는 수지가 있다. 이 그를 눈 성호 참임 구조의 수지는, 열가소성 수지가 갖는 단시간 성행의 이점을 활용하면서, 내일성을 당상하는

열경화성 수지에는, 산무수물 경화형, 페늄 경화형, 이미디줄 촉매 경화형 또는 아인 경화형 등의 예폭 시 수지품 이용할 수 있다. 또한, 다관능성 아크램에이트 수지나 메타크릴레이트 수지, 시아내미트에스 태르 수지, 부가형의 알레이미드 수지 또는 비스알레이미드 수지 등을 이용하는 것도, 가능하다.

열가소성 수지에는, 폴리이미드 수지 혹은 폴리 아미드 이미드 수지 등을 이용할 수 있다.

열가소성 수지 중에 함유하는 열경화 수지는, 상기 열경화성 수지의 가열 경화물의 목성으로써, 선행장 계수가 10 ppn(가 대자 80 ppn(가 오라 경이 온도가 80가 이상, 실운에 있어서의 탄생들이 500 Mpa 내지 25 fpn의 범위에 있는 것이 바람곡하다. 영경화성 수지의 선명장 계수가 10 ppn(가 미인, 유리 전이 온도가 80가대인 또는 실운에 있어서의 탄생물이 500 Mpa 미만이면, 수지의 수확적이 일해, 배선 기관 및 방열관 접착부가 박리하기 쉬워진다. 또한, 열경화성 수지의 선명장 계수가 60 ppn(가동 성고, 실은 의 탄생물이 25 00 Mpa 이 마인이면, 수지의 연화생기 수가 60 ppn(가동 성고, 실은 의 탄생물이 25 00 Mpa 수 10 기본 기본 10 분석 10 Mpa 수 10 대로부터 생기는 응적이 커지며, 경, 공속 병모 및 배선 기판의 각각의 개만에 균일이나 박리가 발생하기 쉬워진다.

열가소성 폴리이미드 수지에 일경화성 수지로서 애폭시 수지, 말레이미드 수지 혹은 비스 말레이미드 수 지 등을 항유한 것은, 접착성과 흡습성을 균형있게 취할 수 있으므로, 본 발명에서 이용하기에 적합하 다

배선 기판과 방열판의 간국을 열경화성 수지안으로 채우는 경우에는, 열경화성 수지의 물성으로서 선맹 참 계수가 60 ppm/℃ 이하, 목히 40 ppm/℃ 이하의 것을 이용하는 것이 바람직하다.

방열판의 재료에는, 동, 알루미늄, 스테인레스, 철, 교발트 등의 금속, 질화 알루미늄, 실리콘 질화로 결화 보론, 알루미나 등의 세라익스를 이용할 수 있다. 또한, 질화 알루미늄, 실리콘 질화물, 질화 봉 소, 알루미나 등과 같이 열진도성이 우수한 필러를 참유한 수지판, 혹은 금속을 코어로 한 수지판 등을 이용할 수 있다. 동판에 나캠 도금 등을 실시하여 사용화 수도 있다.

방일반은, 반도체 모듈의 휘어장을 작게 하는 경쟁에서, 선평창 계수가 배선 기관의 선평창 계수에 기까 온 것이 배장되었다. 배선 기관과 방일반 선택창 계수의 차는 10 pps/ C이라, 배장국하게는 5 pps/ C인 것이 배장곡했다. 양자의 선평창 계수의 차가 10 pps/ C를 성으면, 온도 사이클의 선명성을 평가하는 시청에 있어서, 모듈에 휘어장이 생기가 쉽고, 또한 수지의 균일이 생기기 없다. 또한, —55C 대지 마중함 수 있어서, 모듈에 함께 전하면 하는 100 사이글을 사이를 가장 100 사이글을 사이를 가장 100 사이글을 사이를 가장 100 사이글을 사이를 가장 100가 이를 가장 100가 사이글을 수 있다.

방달판의 판두째는, 10㎞에서 2 ㎜의 방위가 바람직하다. 10㎞ 미만의 판두째이면, 지나치게 않아서 취급이 어렵다. 판두째가 2 ㎜를 넘으면, 질단하기 어려운 데다가, 버어가 생기기 없다. 또한, 반도체 모육자책의 두째도 두까워지기 때문에, 박향 모듈의 용도에는 알맞지 않다. 방열판은, 한 장의 평란한 판병이라도 좋고, 또한 판의 단부를 질곡하여 캠행으로 한 강라도 좋다.

방열판과 반도체 칩의 집합은, 주로 수지에 의해서 이루어지고, 이 수지를 거쳐 칩의 열이 방열판에 천 달되므로, 칩과 방열판 간극은, 가능한 한 좁은 쪽이 좋다. 다만, 너무 집으면, 공극이 생기기 성고. 또한 수지의 박리가 생기기 쉽다. 이 점에서, 양자의 간국은 1 0~200㎞의 병위가 바람직하다.

배선 기판의 재료에는, 유리 섬유나 유기 섬유로 이루어지는 적포, 부작포를 포함하는 유기계 인쇄 기 판, 즐리이다는 등의 배선 테이크, 또는 세리막 기판 등용 용도에 따라서 이용할 수 있다. 유기계 인쇄 기판은, 지내용 반도체 모듈에 적합하다. 기조성 플레이미드 배선 테이프는, 미세 피치 청성이 필요한 반도체 모듈에 적합하다. 또한, 세리막 기판은 자동차나 산업용전자 기기 등의 내열성, 고신화성이 요 구되는 반도체 모듈에 적합하다.

드레이 가다라 성명

도1의 (a) 및 (b)는, 반도체 칭을 배선 기판의 편면에 금속 범포를 이용하여 실장한 반도체 모듈의 단면 도이며, (c)는 평면도이다.

도2의 (a)는 반도체 칩을 금속 와이어 본당에 의해 배선 기판의 편면에 실장한 반도체 모듈의 단면도이며, (b)는 평면도이다.

도3은, 반도체 칩을 배선 기판의 편면에 금속 범프를 이용하여 실장한 반도체 모듈의 다른 예를 도시한 단면도이다.

도4의 (a)는 반도체 침을 배선 기판의 양면에 금속 범포를 이용하여 실장한 반도체 모듈의 단면도 이며, (b)는 평면도이다.

도5는 도1의 (b)에 도시한 구조의 반도체 모듈의 실장 방법을 도시한 공정도이다.

도6은 도2에 도시한 구조의 반도체 모듈의 실장 방법을 도시한 공정도이다.

도7은 도3에 도시한 구조의 반도체 모듈의 실장 방법을 도시한 공정도이다.

도움은 도4에 도시한 구조의 반도체 모듈의 심장 방법의 일례를 도시한 공정도이다.

도9는 도4에 도시한 구조의 반도채 모듈의 다른 실장 방법을 도시한 공정도이다.

도10은 반도체 칩을 금속 와이어 본당에 의해 배선 기판의 편면에 싫장한 반도체 모듈의 실장 방법의 별 도의 예를 도시한 공정도이다.

도11은 반도체 칩을 금속 범프를 이용하여 배선 기판의 양면에 실장한 반도체 모듈의 실장 방법의 별도 의 예를 도시한 공정도이다.

ALLINE

이하, 본 발명의 반도체 모듈 및 그 실장 방법에 관해서, 도면을 창조하면서 설명한다. 단, 본 발명은 이하에 진술하는 실시예에 한정되는 것은 아니다.

실시에

도1의 (a) 및 (b)는 6개의 반도체 칩(1)을 배선 기판(3)의 편면에 공속 병포(2)를 이용하여 실장하고, 반도체 집의 성면을 방일판(4)으로 맺고, 배선 기판과 방암한 사이에 수지 조성물(5)을 충전한 반도체 모듈의 단면도 로시하고있으며, 도1의 (c)는 방업판을 제외의한 상태의 평면도를 도시하고 있다.

도1의 (a)에 도시한 도둑은, 방얼판(4)의 양관이 정국되어 캡칭으로 되어 있으며, 캠의 단부먼이 배선 기판에 접착되어 있다. 한편, 도1의 (b)에 도시한 도물은, 방얼판이 평란한 편령으로 되어 있다. 망자 용 비교한 경우에는, 방얼 목성 먼에서, 도1의 (a) 적이 우수하다. 반도표 칩(1)은, 베어 칩이건도 출 고, 또한 (2)과 같이 반도표 패되기라도 좋다. 또, 도이에나는 도시를 생략하고 있지만, 글속 방프(2)의 앞단은 베어 칩의 패드에 정기적으로 잡속되어 있다. 글속 법프(2)의 타단은 배선 기판(3)의 패드(20) 에 전기적으로 점속되어 있다.

도1의 (b)에 도시한 구조의 반도체 모듈의 실장 방법을 도5의 (a) 내지 (f)에 따라서 설명한다.

우선, 도5의 (a)에 도시한 바와 같이, 궁속 범프(2)를 접속한 반도체 칩(1)과 배선 기판(3)을 준비한 다. 배선 기판(3)의 패드(20)에는, 평남 플럭스를 도포하고, 맴남을 형성해 둔다.

다음에 도5의 (b)에 도시한 바와 같이, 반도제 최(1)의 금속 범포(2)가 설치된 면을 아래쪽으로 하여 배선 기관 설계에 불채되고, 배선 기관의 패도의 글속 병포(2)를 접속한다. 도5의 (c)이 위해는, 패도(2) 의 도시가 생략되어 있다. 다음에 도5의 (c)에 도시한 바와 같이, 태털럿화한 수지 조성물(5)을 만도채 집의 위에 없는다. 계속에서, 도5의 (c)에 도시한 바와 같이, 수지 조성물(5)의 위에 방안된(4)을 높고, 방얼판(4)과 배선 가판(3)의 외축에서 2장의 프리스판(9)에 의해서 개어 넣는다. 배선 가판축의 프래스판(에는 의례에서(10)를 잡하라고, 수지 조성물(5)이 프레스판(의 소송으로 롭在) 나오지 않도록 했다. 이 상대에서, 함시 방치하고, 나지, 원학을 개발하여 모음을 취속, 도5의 (f)에 도시한 상태로 한다. 이 상대에서, 잠시 방치하고 나지, 원학을 개발하여 모음을 취속, 도5의 (f)에 도시한 상태로 한다. 이 상대에서, 잠시 방치하고 나지, 원학을 개발하여 모음을 취속, 도5의 (f)에 도시한 가족의 달란 1 집 모음을 받는다.

반도체 집에는 베이 침을 이용했다. 배선 기반에는 등 페드를 설치하고, 등 페드 삼에 남과 주석의 공 정(未為) 명남을 형성했다. 등 페드와 극속 반포(의) 전 전환은, 240억에서의 적외선 리플로우에 의해서 병하였다. 금속 번포(2)의 작경은 0,38mm()며, 금속 번포시아(의 피치는 0,8mm, 최과 배선 기판의 스탠 드 오프 뉴이는, 약 100㎞이다. 수지 조선설(5)에는, 비페발을 어찍시 주시(100중봉사), 페탈 노물복 수지 경화제(54부), 물리페발도스된 경화 촉진제(4부), 이루시 실란 커플링제(3부), 커본 착색제(1부)로 이루어지는 애택시 수지 배환을 20 동반됐다. 구성 등을 실리가(최대당당: 45㎞, 공근 입감 7개) 80 중 당채를 흔된 됐어서 50~20억의 조건에서 관련한 것을 이용됐다. 이 수지 조선물의 기당 경화 주의 단행을 취수는 16 ppm/TO(1)대, 실문에 있어서의 단성들은 15 약의 0(다. 또한 경화 휴의 유리 전이 온도는 120℃01년: 방향관(4)에는, 나면 도급한 도급한 무제 500㎞의 물론이 이용됐다. 또, 암축 상당은, 100℃에서 10 분 예열한 후, 150°C로 승은시켜, 그 온도에서 20kg/때의 압력을 가함으로써 행하였다.

또한, 압축 성형후, 150℃에서 1 내지 2 시간 유지하고, 후경화를 행하였다.

이 결과, 배선 기판으로서 통상 사용되고 있는 ANSI(American National Standard Institute) 규격의 FR4 인쇄 기판(선명창 계수: 14 ppm/℃)를 이용한 경우의 모듈의 휘어짐은, 20km로 작은 것이었다. 이 것은 방室판으로서, 선명창 계수 17 ppm/℃의 등을 이용하고, 수지의 선평창 계수에 근접했기 때문이 다.

본 실시에에 따르면, 수지 조성물(5)이, 반도제 집과 배선 기판 사이가 수지로 채워지기 때문에, 반도 제 집의 말이 배선 기판 측으로 양호하게 방산된다. 또한, 공속 병고(2)의 주위가 수지로 둘러 써여 왕이 때문에, 공속 방포가 산화되기 어렵다. 또한, 참과 참이 수지로 연결되어 있으므로 아나 집에 응역 이 가에지더라도, 응력이 분산된다. 또한, 방얼판과 참의 집합이 수지로 연결되어 있으므로 아나 집에 되어 있다. 때문 제 없는 지하는 하는 이 보는 지하는 하는 이 있다라도 방얼판을 움이하게 부칙할 수 있다. 또한, 배선 기판과 방얼 판가 없는 이 있다라고 하는 하는 것이다. 또한, 배선 기판과 방얼 판가 없는 지하는 것이다. 또한, 배선 기판과 방얼 판가 없는 지하는 것이다. 또한, 배선 기판과 방얼 가는 가를 보는 수지가 많이 개인이 생기거나 하지 않고, 개인 박리의 우려도 없다. 본 실시에에 따르면, 이 이외에, 모든 반도체 집을 한번의 공정으로 방얼판에 접 착할 수가 있다는 효과도 있다.

의시에 2

도2의 (a)는, 6개의 반도체 칩(1)을 금속 와이어 본당에 의해 배선 기판(3)의 판면에 실장한 반도체 모 등의 단면도이며, 도2의 (b)는 방열판을 제외한 상태의 평면도이다. 6개의 반도체 칩(1)은 금속 와이어(6)와 동시에 수지 조성울(5)에 의해 말봄되어 있다. 이 반도체 모듈의 실장 방법을 도6에 따라 사보다하다

우선 반도체 칭(1)을 접연성 접착제를 이용하여 배선 기판(3) 실에 탑재하고, 도요의 (a)의 상태로 한다. 접착제에는, 실본에 있어서의 단성혈인 1 (a)의 이하의 저탄성을 대혹시 수지계접착제를 이용하여 다. 다음에 반도체 칠(1)의 회로 황성인 측에 설치된 패드(21)의 배선 기판(3)의 패드(20)를 급 언이어 한 같은 금속 와이어(6)를 이용하여 접속하고, 도요의 (b)의 상태로 한다. 다음에 도요의 (b)의 사고 조성물(5)을 반도체 칭상에 있는다. 그 후, 도요의 (d)에 도시한 바와 할이 수지 조성물(5)을 반도체 칭상에 있는다. 그 후, 도요의 (d)에 도시한 바와 할이 수지 조성물(5)을 위해 방결판(4)을 있고, 배선 기판과 발발된의 양측에서 프레스판(5)으로 가입하고 있는 속 전성물(5)의 위해 방결판(4)을 있고, 배선 기판과 발발된의 양측에서 프레스판(6)으로 가입하고 있는 속 전성물(5)의 위해 방결판(4)에 보강판(16)을 설치해 두거나, 혹은 상하 프레스판에 스페이서(10)를 배치해 두면 없다. 모두 성하는 프레스판에는 의원에서는, 방결판(4)에 12개의 원종 청상을 한 보강판(18)에 무섭되고, 또 스페이서(10)가 설치된 인성담가 도시되어 있다. 압축 성형 프레스에 의한 성형에 의해서 도움의 (e)에 도시한 상대가 된다. 그 후, 프레스판을 제가하여, 도요의 (1)에 도시한 모듈을 받는다.

방열판(4)에 니켙 도공한 동판으로 이루어지는 선평창 계수가 17 ppm/℃인 재료를 이용하고, 수지 조성 용(5)에 실시에 1에서 사용한 것과 동일한 재료를 이용하고, 배선 기판에서SI 규격의 FP4 인쇄 기판(선 평창 계수: 14 ppm/℃)를 이용하고, 반도체 참으로 베어 참을 이용한 바, 반도체 모듈은 무공극이며, 모 등 전체의 취(점은 50m로 작은 것이었다.

본 실시에에 있어서도, 반도체 청과 방열판을 전열 부재를 이용하는 일없이 검합할 수 있다. 또한, 침 과 칩 사이가 수지 조성울(5)에 의해서 연결되고 있기 때문에, 반도체 침에 가해지는 응력이 분산된다.

실시예 3

도3는, 복수의 반도체 침(1)을 배선 기판(3)의 판면에 금속 방프(2)를 이용하여 실장하고, 반도체 참(1)과 방일판(4)을 검착제(7)를 이용하여 검착하고, 복수의 반도체 장의 주위에 수지 조성물(5)을 충 전한 반도체 오동을 보이고 있다. 이 구조의 반도체 모듈의 실장 방법을 도7에 따라서 설정한다.

우선, 도7의 (a)에 도시한 바와 같이, 금속 범프(2)를 설치한 반도채 함과, 배선 기판(3)을 준비한다. 다음에, 도7의 (b)에 도시한 바와 같이, 금속 범포(2)를 배선 기판(3)의 때트(20)에 접속한다. 또, 도7의 (b) 이후에는, 때트(20)의 도시를 생각했다. 다음에, 반도제 최(1)의 상면에 열전도성이 좋은 접 학제(7)를 도표하고, 도7의 (c)에 도시한 상태로 한다. 접학제(7)에는, 시트함의 것을 이용하는 것이 작용하는 것이 예상되었다. 모든 이 여옥시 수지, 실리콘수지, 아기골레이트, 메디크램에드를 등이 적합하다. 다음이, 도7의 (d)에 도시한 바와 같이, 반도제 집의 위에 방결판(4)을 접착한다. 계속해서 도7의 (e)에 도시한 바와 같이, 금청(1)나에 삼안하고, 저와 트랜스퍼 프리스의 플런저(12)를 이용하여 주도시한 바와 같이, 금청(1)나에 삼안하고, 저와 트랜스퍼 프리스의 플런저(12)를 이용하여 주성활동(5)을 국형 내에 주입한다. 트리스퍼 프레스 성형이 종료되면, 모듈을 취출하고, 후정환을 하고, 도7의 (g)의 상태로 한다. 그 후, 배선 기반의 여분의 장소(17)를 절단하고, 도7의 (h)에 도시한 반도체 모듈을 얻는다.

급착제(7)에는, 열전도용이 1.5 W/m to 에서의 이쪽시 수지 건착제용 이용했다. 집에는 배어 집을 이용하고 3절 방말판의 집량은, 1550억의 온도로 1시간 기업학으로써 해하였다. 저성 단선지표 프레스는 역 '전(%/여'의 조건 하에서, 175억의 온도로 보고 20초 유지함으로써 행하였다. 수지 조선용(5)에는, 비페닐 형 에워시 수지(100호함부), 이탈립 페슬 수지 경제(105박), 이미국신 인하는, 비해식 보험 해택시 수지(100호함부), 이탈립 페슬 수지 경제(105박), 이미국신 의용 설립 1개 설립 1개 로 1개 로 1개 로 1개 보다 1개 보다 1 1개 보

른 실시에는, 반도체 참과 방열판(4) 사이에 접착제(7)가 배치되어 있는 중에서, 먼저 도시한 실시에와 는 다르다. 집화제에 수지 조성물(5) 보다도 많답도성이 좋은 것을 이용함으로써, 먼저 도시한 실시에 난다도 방열 폭성을 높일 수 있다. 이 실시에에 있어서도, 집에 가해진 응력이 수지를 가쳐서 다른 침 에 전해지기 때문에, 집에 가해지는 음력이 분산된다.

실시예 4

도4의 (a)는, 반도체 칩(1)을 배선 가판(3)의 양면에 금속 병프(2)를 이용하여 실정한 반도제 모듈의 단 면도이며, 도4의 (b)는 방암판을 제외한 상태의 평면도이다. 도면 중 박호 8은 동배선을 보이고 있다. 도4의 (a) 및 (b)에 도시한 구조의 반도체 모듈의 실장 방법을 도8에 때라서 설명한다.

우선 배선 기판(3)의 판면에 복수의 반도제 최(1)을 실장하고, 도8의 (a)의 상태로 한다. 또, 배선 기판 성이는 때도가 설치되어 있지만, 도시를 생략했다. 또한, 도시에서는 배선 기판의 판면에 해외의 반도 제 참이 함재되어 있지만, 도시를 생략했다. 도한, 도시에서는 배선 기판의 판면에 해외의 반도 제 참이 함재되어 있지만, 여기서는 건복당하여 3개만 도시했다. 다음에, 동의 (b)에 도시한 바와 걸이, 배선 기판(3)을 위접이, 성기 배선 기판의 이연에도 복수의 반도제 최(1)을 실장한다. 구고 후 도8의 (c)에 도시한 바와 걸이, 판면에 수지 조성물(5)의 많은 막을 청한한 발원판(4)을, 수고 조성물(5)이 반도제 최(1)을 선당한다. 그리고, 방얼판의 식축에서 반도제 최(1)을 위에 산단다. 그리고, 방얼판의 식축에서 보조를 최(1)록이 되도록 하여 반도제 최(1)의 위에 완단다. 그리고, 방얼판의 식축에서 보조를 최(1)록이 되도록 하여 반도제 최(1)의 위에 완단다. 그리고, 방얼판의 식축에서 보조를 하여 있는 자료하는 의 사이로 등을 성정하는 방법의, 을 파일하는 의 사이로 등을 생기하는 학생들이 의해서 행할 수 있다. 도요의 (c)에서는 배선 기판의 상에에 스페어서(1)를 부탁하고, 반도제 최(1)과 방얼판(4) 간극이 일정하게 유지되도록 하고 있다. 요속 성형에 의해서, 도와 (1)를 보조를 하게 하는 기가 된다고 최 축(3)를 가를 사용하는 대 작업이는 교육을 위해 함다. 반도제 참에 C가를 이용하고, 도8에 도시한 방법에 의해서 실광된 일단 3 모듈은 무공극이며, 개인용 컴퓨터나 서병을 해보고 모듈을서 사용하는 데 적합했다.

본 실시예의 실장 방법에 따르면, 양면실장을 일괄할 수 있다고 하는 효과도 있다.

실시예 5

도9는, 복수의 반도채 침을 배선 기관의 양면에 심장한 반도체 모듈의 다른 심장 방법을 도시한 공정도 이다.

도9일 (3)와 (5)의 공정까지는, 실시에 4의 경우와 마찬가지이다. 배선 기반 상의 파드는 도시를 생각했다. 다음에 박얼판과 반도과 전 4시에 6시 자 조성용(5)로 된 일은 핀을 참지하여, 병결만을 참해 입어 1시 양착하고, 도9일 (6)에 도시한 성대로 한다. 계속에서, 도9일 (6에 도시한 바와 같이, 가열 오로를 취임하여, 1일 5일 (6)의 설립한 1시 그 후, 가걸 리네이트(18) 등에 4시 5일 (6)의 설립한 1시 그 후, 가걸 리네이트(18) 등에 4시 5일 (6)의 설립한 1시 기술 1시 5일 (6)의 설립한 1시 기술 1시 5일 (6)의 전에 4시 5일 (6)의 전에 4시 5일 (6)의 전에 4시 5일 (6)의 전에 4시 5일 (6)의 전에 5일 (6)의 조심 5일 (6)의

가열 오토콜레이브에서는, 전체를 균일하게 가압할 수가 있기 때문에, 기판에 심장한 반도체 칩의 높이 에 변동이 있더라도, 칩을 파손하는 일이 없고, 용이하게 방열판의 접합을 할 수 있다.

실시예 6

도10은, 배선 기판(3)의 판면에 금속 와이어 본당에 의해 반도체 칩(1)을 실장한 반도체 모듈의 실장 방법의 별도의 예를 도시한 광정도이다.

도10일 (a)와 (b) 까지의 공정은, 실시에 2의 경우와 이한기(101. 에선 기판 및 반도제 집상의 패드는 도시를 생략하다. 이 다음, 결정을 한 방문면(4)과 반도제 집(1) 사이에 전용 모양의 관(10)을 두 그 권(10)을 방문판과 집합에 가약하는 한 발문면(4)과 반도제 집(1) 사이에 전용 모양의 관(10)을 두 되고, 관(10)을 방문판과 집합에 가약하는 한 분인. 방문만(4)의 단구를 해선 가관(3)에 강하한다. 이 10년 등 10년 (5)에 관로 등 10일 (4)에 관한 전문 전 10년 등 10년 (4)에 보고는 전 10년 (4)에 보고는 도시하고 있다. 보고는 전 10년 (4)에 보고는 도시하고 있다. 보건이 10년 (4)에 보고를 유통하고, 후 명하를 항으로써 도10일 (1)의 상태가 된다. 최종적으로, 배선 기관의 여분인 4년(17)를 끌던하고, 도10일 (6)에 보고를 만든 것으로 어떤 10년 (6)에 보고는 전 10년 (6)에 보고는 전 10년 (6)에 보고를 보는 10년 (6)에 보고는 전 10년 (6)에 보고는 전 10년 (6)에 보고를 보는 10년 (

본 실시예에 따르면, 복수개의 멀티·칩 모듈에 대해, 한꺼번에 수지를 주입할 수 있다는 효과가 있다. 심시에 7

도11은, 복수의 반도체 칩(1)을 배선 기판(3)의 양면에 금속 병프(2)를 이용하여 실장한 반도체 모듈의 별도의 실장 방법을 도시한 공정도이다.

실시에 4에서 서송한 것과 같은 방법으로, 배선 기관의 양면에 반도제 점을 탑재하고, 도11의 (a)의 상 대로 한다. 다등에, 물전도성의 검찰제를 반도제 없이 상면에 도관하고, 도11의 (b)에 도시한 바와 같 이 방물관(4)을 반도제 참(1)의 위에 없고, 참과 방물만을 접착한다. 그 후, 도11의 (c)에 도시한 바와 같이, 급형(11) 내에 살답하고, 저법 트랜스퍼 프레스의 플런저(12)을 이용하여 수지 조성종(5)을 금향 내에 주입한다. 배선 기관(3)에는, 돈을 구멍(3)에) 몇군대 성치되어 있기 때문에, 용송한 수지 조성종 는 곤충 구멍을 통해, 금형 내의 모든 공간에 충전되는다. 곤충 구멍은 배선 기관의 배선 부분을 피하여 설치하는 것이 좋다. 곤충 구멍을 설치하지 않고 배선 기관의 양면에 수지 조성용이 글은 웃모를 충 성하더라도 옮다. 로렌스퍼 프레스 성병에 의해서, 도11의 (d)에 도시한 바와 같이 금형 내륙 수지로 (만족하다)체우고 나서, 모통을 취출하여 후 작원들 것고, 모디에 도시한 구조의 것을 않는다. 수지 조성물(5)에는, 오르스 크레홈 노블락 애폭시 수지(90중당부), 브롬화 애폭시 수지(10중당부), 알 집 회농 노병학 수지 경호제(85중당부), 이미디숍 경화 축진제(2중당부), 애목시 설란 커텀함제(3중당부), 생산한 안티본(6중당부), 카란 작석제(1중당부), 본안선에스테르게 이형제(1.5중당부)로 이루어지는 이목시 수지 배합을 20중당였는, 구상 용동 살리카(회대임당: 45m, 평간 일임: 7m) 80중당동, 혼현 함에서 60~120억에서의 조건으로 혼연한 것을 이용했다. 이 수지 조성당의 가열 경화 휴인 유리 전이 온도는 [50℃, 선명청 계수는 13 ppa/で, 실문에 있어서의 탄성용은 (6.4 0~2 이다. 김착제(7)에는, 에목시 수지를 이용하였다. 또한, 바이 청음 이용됐다. 때의 모듈 전체의 취상점을 10용하였다. 또한, 바이 청음 이용됐다. 때의 모듈 전체의 취상점은 FR5에 준하는 인쇄 기반(선명장 계수: 13 ppa/で)에 있어서 2 0m로 작은 것이었다.

본 실시에에 도시한 바와 같이, 반도체 칩을 실징하는 배선 기판에 관통 구멍을 설치함으로써, 양면 실장의 반도채 모듈을 트랜스퍼 프레스로 용이하게 제조할 수가 있다.

실시에요

도11에 도시한 실장 방법에 의해, 이하에 진술하는 반도체 모듈을 제조했다.

배선 기관에는, 질화 않루미늄으로 이루어지는 세리익스가만(열평창용: 3.5 pps/で)를 이용했다. 집착 제(기에는, 필전도성(1.5 W/mで)이 우수한 예목시 수지집학제를 이용했다. 방문관(4)에는, 일루미늄판(일평청용: 22 ppm/で)를 이용했다. 반도재 (1857)와 방문판의 집착은, 150억의 오도에서 [시간 기절하여 예목시 수지 접착제를 경화시킴으로써 행하였다. 트랜스퍼 프레스 성형은, 임력 (4)예약의 조건 하에서, 수지 조성물(5)을 175억의 온도로 10호 초 기열황으로써 행하였다.

얼어진 반도체 모듈은 무공극이며, 모듈 전체의 취어장은 배선 기판과 방열판의 열평창을 차가 큰데도 불구하고, 15m로 작은 것이었다. 이것은 반도체 참이 상하 두장의 방열판으로 협지되어 있고, 상하 대 청행으로 되어 있기 때문이라고 생각된다.

트랜스퍼 프레스 성형은 다른 성형법에 비교하여 저입 성형이 가능하고, 본 실시예외란이 열팽창율이 다른 재료의 조합에 있어서도 잔류 왜곡이 적은 반도체 모듈을 얻을 수 있다.

ALLINI O

반도체 청(SSP)을 배선 기판의 양면에 실장한 반도체 모듈을 도9에 도시한 방법에 의해 만들었다. 수지 조선물(5)에는, 말가소성 옮긴이미드 수지(청장: 150이들 이용됐다. 이 수지 조성물(5)용 중에 용해한 후, 병물판 상에 도포하고, 10 내지 150이의 운도로 가할 건조했다. 이에 따라, 수지 조성물(5)은 공학 관상에 막막함으로 라마테이트되었다. 수지 막막의 두째는 약 1 mm이다. 경화 후의 수지 조성물(5)은 전병장 계수는 50 pm/で、실전에 있어서의 탄성들은 6.5 6호의 이다.

일어진 반도체 모듈은 수지 조성물 내가 무공국이며, 또한 수지의 박리도 없었다. 칩과 칩 사이에는, 수지가 충분히 퍼지고 있었다. 금속 병표 접속은, 와이어 본당에 비교하여 칩 높이를 낮게 할 수 있 고, 막힘 반도제 모듈을 걸는데 적합하다. 또한, 고일을 요참에 적합하다.

실시예 10

수지 조성물(5)에, 열가소성 폴리이미드와 열가소성 폴리아미드이미드의 혼합물(중량비 I:1)를 이용하고, 도10에 도시한 방법에 의해 반도치 모듈을 실정했다. 또, 반도체 침에는 베어 침울 이용했다. 얻어진 모듈은 실명에 배선 기판의 방멸함에 의해 현지된 반도체 침의 주위가, 수지로 골드되어 있고, 무공극이었다. 모듈 전체의 휘어집은 FR4인쇄 기판(선평창 계수: 14 ppm/で)에 있어서, 60교로 작은 것이었다.

실서예 11

도6에 도시한 실장 방법에 의해서, 이하에 진술하는 반도체 모듈을 만들었다.

반도채 침(CSP)(1)과 배선 기판의 집합은, 점연성 저탄성 애찍시 수지(실은에 있어서 800 MPa)를 이용하고, 180에서의 운도로 시간 가열함으로써 통하였다. 25m 직장의 공와이어를 이용하고, 친과 배선 기포을 220억에서 초등파 검영하였다. 수지 조성물(6)에는, 일가소설 결간이미드에 예목시 수지, 평발 노물의 건강에서 토리배널 포스핀 경화 촉매 및 애목시 실란게 거품형제를 섞은 것을 이용했다. 명일판(4)에는, 니캠 도근한 목(전쟁환 계수, 17 ppm/간)를 이용했다.

얻어진 반도체 모듈은 무공극이며, 수분의 침입 또는 결로가 생길 우려는 없었다. 또한 모듈 전체의 취 어짐은 FR4 인쇄 기판(선팽창 계수: 14 ppm/℃)에 있어서 70㎞로 작은 것이었다.

산업상이용가능성

본 방영에 따르면, 반도체 칩에 가해지는 응력이 수지를 거쳐 사방으로 분산되기 때문에, 하나의 칩에 응력 집중이 생기는 일이 없다. 반도체 점을 배선 기판에 급속 법표를 이용하여 접속하는 구조의 모듈 에서는, 반도체 참과 배선 기판 간국이 수지로 채워지기 때문에, 칩에서 비간 만에의 열전도도 양송하 다. 또한, 집과 방일판의 접행이 수지에 의해서 이루어지기 때문에, 칩의 크기에 변동이 있더라도, 모 른 점을 용이하게 방일판에 집합할 수가 있다.

이러한 사실로부터, 멀티·침 모듈로서 매우 적당하여, 고속, 고집적 메모리로서 사용하는 데 적합하다.

(57) 청구의 범위

청구함 1

베어 칩 또는 패키징된 반도체 칩에서 선택된 반도체 칩이 한 장의 배선 기판 상에 복수개 탑재되고, 복 수개의 상기 반도체 칩 상에 한 장의 방열판이 배치된 구조를 갖는 빈도체 모듈에 있어서, 상기 배선 기 판과 상기 방열판에 의해 현지된 복수개의 상기 반도체 칩의 주위가 수지로 채워지고, 상기 반도체 칩과 상기 반도체 칩이 상기 수지를 거쳐 연결되어 있는 것을 특징으로 하는 반도체 모듈.

청구함 2

제1항에 있어서, 베어 칩 또는 패키징된 반도채 칩 복수개가 금속 범프에 의해 상기 배선 가판에 접속되고, 상기 배선 기판과 상기 반도체 칩의 간극에 수지가 충전되어 있는 것을 특징으로 하는 반도체 모

청구항 3

제1항에 있어서, 배어 칩 또는 패키징된 반도채칩이 회로 형성면을 위쪽으로 하여 상기 배선 기판에 접 착되고, 상기 반도채 참과 상기 배선 기판이 금속 와이어 본당되어 있는 것을 특징으로 하는 반도제 모 됐

청구항 4

베어 칩 또는 패키징된 반도체 칩의 복수개가 한 장의 배선 기판에 탑재되어, 복수개의 상기 반도체 칩 의 상면에 한 장의 방역판이 배치된 구조를 갖는 반도체 모듈에 있어서.

상기 반도체 칩과 상기 방열판 사이에 접착제 총을 갖고, 상기 배선 기판과 상기 방열판에 의해 협지된 상기 반도체 칩의 주위에 수지가 충전되어, 상기 수지에 의해서 상기 반도체 칩과 상기 반도체 칩이 던 격되어 있는 것을 물짓으로 하는 반두체 모듈

청구한 :

베어 집 또는 패키징틴 반도체 집의 복수개가 회로 형성면을 위쪽으로 하여 배선 기판에 탁재되고, 상기 반도체 집과 상기 배선 기판이 궁속 와이어 본입되다, 복수귀의 상기 반도체 집의 회로 형성면의 위해 한 장의 병일판이 배치된 구조를 갖는 반도체 모듈에 있어서,

상기 반도체 참과 상기 방열판 사이에 금속 와이어 보호용 스페이서를 지니고, 상기 방열판과 상기 배선 기판에 의해 형지된 반도체 참의 주위에 수지가 충진되고, 상기 반도체 참과 상기 반도체 참이 상기 수 지물 거화 연절단고 있는 것을 특징으로 하는 반도체 모듈.

최구항 /

배어 집 또는 패키징된 반도체 집의 복수개가 최로 형성면을 위작으로 하여 배선 기판에 탑재되고, 상기 반도체 집과 실기 배선 기판이 금속 없이어 본당되어, 복수개의 상기 반도체 집의 최로 형성면의 위한 한 장의 범열만이 배치된 반도체 모듈에 있어서, 상기 배선 기만과 상기 병열판 사이에 금속 와이어 보 공용 스페이셔를 지니고, 상기 병열판과 성기 배선 기관에 의해 참지된 반도체 집의 주위가 수지에 함 서 채워지고, 상기 반도체 침과 상기 반도체 집이 상기 수지에 의해서 연결되어 있는 것을 특징으로 하 는 반도체 진공

청구항 7

제1항, 제4항, 제5항, 제6항 중 어느 한 항에 있어서, 상기 수지 조성율이 열경화성 수지로 이루어지는 것을 독장으로 하는 반도체 모듈.

청구항 8

제7항에 있어서, 상기 열경화성 수지 중에, 무기질의 충전제를 참유한 것을 특징으로 하는 반도체 모 듈.

청구항 9

제7항에 있어서, 상기 수지 조성물의 열전도율이 0.5~3.5 W/m'C의 범위에 있는 것을 특징으로 하는 반도체 모듈.

청구항 1

베어 칩 또는 반도체 패키지로부터 선택된 반도체 칩 복수개를 한 장의 배선 기판 상에 탕재하고, 삼기 반도제 칩의 성축에 방열판을 배치하고, 상기 배선 기판과 상기 방열판에 의해 합지된 공간에 수지 조선 청울을 충전하여 이루이지는 반도체 모듈의 실장 방법에 있어서, 상기 배선 기판 상에 상기 반도체 칩을 탑재한 후, 상기 반도체 접의 위에 삼기 방열판을 두고, 상기 배선 기판과 상기 방열판에 의해 협지된 공간의 전부를 제우도록 상기 수지 조성물을 주입하는 것을 독장으로 하는 반도체 모듈의 실장 방법.

청구항 11

제10항에 있어서, 상기 반도체 칩과 상기 방일판 사이에 상가 수지 조성물의 덩어리를 두고, 상기 방일 판과 상기 배선 기판의 외축에서 프레스판으로 가압하면서 상기 수지 조성물을 가ぽ하여 상기 수지 조성 물을 유동시켜, 상기 배선 기판과 상기 방열판에 의해 렵지된 공간에 상기 수지 조성물을 충전하는 것을 특징으로 하는 반도체 모듈의 실장 방법.

청구항 12

제10항에 있어서, 상기 반도체 칭을 상기 배션 기판에 탑재한 후, 상기 반도체 칩의 위에 상기 방열판을 두고 공형 내에 삼의하고, 트랜스퍼 프레스 성형에 의해 수지 조성물을 상기 공형 내에 주입하는 것을 들집으로 하는 반다체 모습인 심장 방법

청구항 13

제12항에 있어서, 상기 반도체 칩과 상기 방얼판을 접착제를 이용하여 미리 접착한 후, 상기 금형 내에 상입하는 것을 목적으로 하는 반도체 모듈의 상장 방법.

N 7 81 1

재10항에 있어서, 상기 번도체 칩음 상기 배선 기판 상에 탑재한 후, 상기 반도체 칩상에 수지 조성물을 가접합한 상기 번열판을 썩우고, 이들을 오토 클레이브 중에 넣어 가열하는 것을 특징으로 하는 반도체 모듈의 실정 방법.

청구항 15

복수개의 반도체 침을 회로 형성면을 위해 하여 한 장의 배선 기관 상에 탐재하고, 상기 회로 형성면에 성치된 패드를 상기 배선 기판의 패도에 금속 와이어 본당에 의해 전기적으로 접속하고, 복수개의 삼기 반도체 집상에 한 장의 방얼판을 씌워, 상기 배선 기판과 상기 방멸판에 의해 함지된 공간에 수지 조성 용을 주입하는 반도체 모등의 실랑 방법에 있어서, 상기 반도체 집상에 상기 범절판을 씌울 때에 망치어 에 금속 와이어 보호용 스페이서를 두고, 그 후, 상기 방얼판과 상기 배선 기판에 의해 협지된 공간의 전략에 수지 조성물을 충전하는 것을 복경으로 하는 반도체 감당의 성장 방법.

청구항 16

복수개의 반도체 침통 최로 형성면을 위에 하여 한 장의 배선 기판 상에 탈짜하고, 상기 최로 형성면에 성지된 때도를 상기 배선 기판의 패도에 금속 와이어 본당에 의해 전기적으로 접속하고, 복수개의 상기 반도체 검실에 의해 전기적으로 접속하고, 복수개의 상기 반도체 검실에 한 장의 방업판을 씌워, 상기 배선 기판과 상기 발업판에 의해 사이에 성긴 공간에 수지 조성을 속 장이하는 반도체 도통의 실장 발명에 있어서, 상기 배선 기판과 상기 반도체 히 사이에 금속 와이어 남촌용 스페이서를 두고, 그 후, 상기 방업판과 상기 배선 기판에 의해 행지된 공간의 전투에 수지 자성용을 중지하는 가를 움직으로 하는 바닷돼 도움의 실장 방면

22

복수의 베어 칩 또는 패키징된 반도체 칩을 한 장의 배선 기판 상에 탑재하고, 반도체 칩의 상면을 한 장의 방열판으로 없은 구조를 갖는 멀티·칩 모듈에 있어서, 배선 기판과 방열판에 의해 합지된 칩의 주 워의 모든 공간용 수지로 채우게 한다.

이와 같이 랑으로써, 반도체 침과 칩이 수지를 거쳐 연결되기 때문에, 어느 칩에 응력이 가해지더라도 분선되고, 용력 집중에 기인하는 칩이나 방열판의 간열 발생을 결감할 수 있다. 또한, 반도체 침과 방 엽판의 집합이 수제이 의체서 이루어지기 때문에, 칩의 크기에 변동이 있더라도, 방얼판과 칩을 용한 게 집착할 수 있다. 또, 본 발명에 따르면, 모든 침과 방열판의 집합을 한번의 공정으로 행할 수 있게 되다.


CHHS


£1


BOIM

베어 참, 패키징된 반도체 집, 배선 기판, 방열판, 멀턴·참 모듈,


50









£82







£₽3









£₽5




도면6




도연7










도면 10



도면11

